

修士学位論文

9 kHz～150 kHzの 周波数帯域に対応した アクティブノイズキャンセラの開発

指導教授

清水 敏久

教授

平成 29 年 2 月 17 日 提出

首都大学東京大学院

理工学研究科 電気電子工学 専攻

学修番号 15882327

氏 名 丸山 貴靖

学位論文要旨（修士（工学））

論文著者名 丸山 貴靖

論文題名：9 kHz～150 kHz の周波数帯域に対応した
アクティブノイズキャンセラの開発

本文

本論文の目的は、150 kHz 以下の周波数帯の伝導ノイズを抑制する方法を提案することである。近年、ワイヤレス電力伝送やスマートグリッドの電力線通信の普及において、EMC の問題が世界的に重要な課題となっている。ワイヤレス電力伝送システムでは、80 kHz 付近の周波数帯を想定しており、スマートメータの電力線通信でも同様の周波数帯が利用されている。すでに欧州ではスマートメータが多数設置され、インバータ機器等で発生する数十 kHz の妨害波による電力通信線障害が顕在化しており、CENELEC（欧州電気標準化委員会）によってその報告がなされている。また、従来の国際規格では 150 kHz 以下の周波数帯に関する伝道ノイズの規制値は定められていない。したがって、新たな周波数帯の利用拡大に伴い、規制の見直しが行われると共に、従来機器においても新たに 150 kHz 以下の周波数帯の伝導ノイズを抑制する必要性が生じている。しかし、150 kHz 以下の周波数帯のノイズを抑制することを考えると、ノイズフィルタのカットオフ周波数を下げる必要があるため、受動フィルタのさらなる大型化が懸念される。

本論文では、ノイズフィルタの大型化を回避しつつ、新規の製品のみでなく従来の製品も対象として、150 kHz 以下の周波数帯の伝導ノイズを抑制する機能を付加できるようなアクティブノイズキャンセラを提案している。従来製品に適用できれば経済面、環境面両面で非常に有益であると考えている。ゆえに従来製品への適用を前提として、適用機器の回路構成やアプリケーションの制約を回避できるようなシステムを目指す。

まず、150 kHz の以下の周波数帯のノイズについてその特徴を実験により確認した。その結果 150 kHz 以下の周波数帯においてはディファレンシャルモードノイズが支配的となっていた。これは、スイッチングに伴う電流リップル成分が原因であり、これによりディファレンシャルモードノイズが増加していると考えられる。

以上の結果より、本論文ではディファレンシャルモードノイズを抑制するアクティブノイズキャンセラを提案した。基本的な抑制原理としては、入力配線に直列に電圧源を挿入す

ることで、信号線に直列に存在するディファレンシャルモードノイズ電圧を抑制する。提案手法はそのシステム構成に特徴がある。まず入力配線間のノイズ電圧を検出し、その電圧の逆位相の電圧を入力配線に印加して抑制を図る。この構成を用いることで、主回路の基盤や機器のシステム構成の制約を回避可能であり、従来機器への適用が容易であると考えられる。

次に、提案するアクティブノイズキャンセラの有用性についてシミュレーションと実験で検討を行った。降圧チョッパ回路を対象に、提案手法を用いてどの程度ノイズを抑制可能か検討した。シミュレーションにおいてはノイズを **12dB** 程度（従来の **3/10** 程度）まで抑制でき、実験においても同様に **12dB** 程度の抑制が実現できた。しかし、現在ノイズを測定するために使用している疑似電源回路網のインピーダンスによってアクティブノイズキャンセラの抑制量が制限されてしまう。そこで、そのインピーダンスによる影響を補償する回路を接続することで、シミュレーションレベルではあるが **30dB** 程度の抑制を達成した。この補償回路を接続することで、実験においても **30dB** の抑制を達成することができると考えている。今後は実機検証の後、従来のパッシブフィルタを使用した場合と体積や効率を比較検討することで、提案手法の妥当性についてより細かな検討を行う必要があると考えている。

目次

第 1 章	序論	- 1 -
1.1	パワエレ機器が発生する電磁ノイズの概要	- 1 -
1.2	次世代システムにおけるパワエレ機器の伝導ノイズ	- 4 -
1.3	本研究の目的と概要	- 6 -
1.4	論文構成	- 7 -
第 2 章	パワエレ機器における伝導ノイズ	- 8 -
2.1	伝導ノイズの分類と発生原理	- 8 -
2.1.1	ディファレンシャルモードノイズ	- 12 -
2.1.2	コモンモードノイズ	- 14 -
2.1.3	ノイズの転化現象	- 19 -
2.2	伝導ノイズを抑制する手法	- 20 -
2.2.1	パッシブフィルタ	- 20 -
2.2.2	アクティブフィルタ	- 23 -
2.2.3	スイッチングスピード低減による高周波ノイズ抑制	- 24 -
2.3	第 2 章のまとめ	- 25 -
第 3 章	パワエレ機器の伝導ノイズ	- 26 -
3.1	降圧チョッパ回路	- 26 -
3.2	伝導ノイズシミュレーション	- 26 -
3.3	シミュレーション結果	- 29 -
3.4	雑音端子電圧測定実験	- 31 -
3.5	第 3 章のまとめ	- 35 -
第 4 章	アクティブノイズキャンセラ	- 36 -
4.1.1	ディファレンシャルモード等価回路とノイズ応答	- 37 -
4.2	システム構成	- 39 -
4.3	抑制原理	- 40 -
4.4	ディファレンシャルモード等価回路	- 44 -
4.5	ANC の安定性解析	- 46 -

4.5.2	出力インピーダンスに起因する項	- 49 -
4.5.3	ANC に起因する項	- 51 -
4.5.4	LISN に起因する項	- 53 -
4.6	入力電流のフィードバック補償	- 54 -
4.6.1	シミュレーションによる安定性の確認	- 56 -
4.6.2	シミュレーションによる抑制効果の検討	- 57 -
4.7	第 4 章のまとめ	- 59 -
第 5 章	アクティブノイズキャンセラの実験	- 60 -
5.1	アクティブノイズキャンセラ動作実験	- 60 -
5.2	ANC 接続時の降圧チョッパ回路の雑音端子電圧測定	- 64 -
5.3	第 5 章のまとめ	- 66 -
第 6 章	総論	- 67 -
6.1	まとめ	- 67 -
6.2	今後の課題	- 68 -
参考文献	- 71 -
謝辞	- 75 -

図表目次

図 1.2	再生可能エネルギーによる一次エネルギー供給量（平成 26 年度）	- 5 -
図 2.1	降圧チョッパ回路	- 9 -
図 2.3	LISN を接続した降圧チョッパ回路	- 10 -
図 2.4	LISN 等価回路モデル	- 11 -
図 2.5	ディファレンシャルモードノイズとコモンモードノイズ	- 13 -
図 2.6	ディファレンシャルモードノイズ発生原理	- 13 -
図 2.7	コモンモードノイズ発生原理	- 15 -
図 2.8	降圧チョッパ回路のコモンモード等価回路	- 16 -
図 2.9	降圧チョッパ回路の各状態におけるコモンモード等価回路	- 16 -
図 2.10	コモンモード電圧導出回路_降圧チョッパ	- 18 -
図 2.11	コモンモード電圧導出回路の一例	- 18 -
図 2.12	ディファレンシャル成分を含むコモンモード電圧波形の例	- 19 -
図 2.13	転化ノイズの原理図	- 19 -
図 2.14	パッシブフィルタの一例	- 21 -
図 2.15	コモンモードチョークコイルの原理	- 22 -
表 3.1	降圧チョッパ動作条件	- 26 -
表 3.2	降圧チョッパ素子値	- 26 -
表 3.3	使用装置	- 33 -
図 4.1	降圧チョッパ回路	- 36 -
表 4.1	降圧チョッパ動作条件	- 36 -
表 4.2	降圧チョッパ素子値	- 36 -
図 4.2	降圧チョッパ回路のディファレンシャルモード等価回路	- 37 -
図 4.3	降圧チョッパ回路のノイズ伝達ブロック線図	- 38 -
表 4.3	各パラメータ	- 38 -
図 4.4	システム構成	- 39 -
図 4.5	ノイズ抑制原理	- 39 -
図 4.6	アクティブノイズキャンセラの接続方式	- 40 -
表 4.4	素子値	- 42 -

図 4.7	アクティブノイズキャンセラ回路図	42 -
図 4.8	アクティブノイズキャンセラを接続した降圧チョッパ回路	43 -
図 4.9	G_{ANC} のボード線図	43 -
図 4.10	V_{nc}/V_x ($1-G_{ANC}$) のボード線図	43 -
図 4.11	ANC を接続した降圧チョッパ回路のディファレンシャルモード等価回路	45 -
図 4.12	コモンモード電圧導出回路_降圧チョッパ	45 -
表 4.5	素子値	47 -
図 4.13	一巡伝達関数のボード線図	47 -
図 4.14	ANC を接続した降圧チョッパ回路のディファレンシャルモード等価シミュレーション回路	48 -
図 4.15	シミュレーション結果 (V_x)	48 -
図 4.16	出力インピーダンスに起因する項のボード線図	50 -
図 4.17	出力インピーダンスに起因する項のボード線図 (R_o , C_{dc} 変更)	50 -
図 4.18	ANC に起因する項のボード線図	52 -
図 4.19	LISN に起因する項のボード線図	53 -
図 4.20	電流フィードバック補償適用時のノイズ伝達ブロック線図	55 -
図 4.21	電流フィードバック補償適用時の一巡伝達関数のボード線図	55 -
図 4.22	電流フィードバック補償適用 ANC を接続した降圧チョッパ回路 のディファレンシャルモード等価回路のシミュレーション回路	56 -
図 4.23	電流フィードバック補償ありの時のシミュレーション結果 (V_x) -	56 -
図 4.24	降圧チョッパ回路	57 -
図 4.25	電流フィードバック補償 ANC 適用時の降圧チョッパ回路	58 -
図 4.26	雑音端子電圧 Sym (シミュレーション結果)	58 -
図 4.27	雑音端子電圧 Asym (シミュレーション結果)	58 -
図 5.1	ANC 回路	61 -
表 5.1	素子値	61 -
図 5.2	一巡伝達関数のボード線図	61 -
図 5.3	$20\log(G_{ANC})$ の理論計算結果と測定結果①	62 -
図 5.4	ANC 回路 (入力容量補償キャパシタあり)	62 -
図 5.5	$20\log(G_{ANC})$ の理論計算結果と測定結果②	62 -

図 5.6	ノイズ抑制量: $20\log(1-G_{ANC})$	- 63 -
図 5.7	ANC 接続時の降圧チョッパ回路	- 64 -
表 5.2	降圧チョッパ動作条件	- 64 -
図 5.8	ANC 接続時の降圧チョッパ回路写真	- 65 -
図 5.9	ANC 接続時の雑音端子電圧 (Sym)	- 65 -
図 5.10	ANC 接続時の雑音端子電圧 (Asym)	- 65 -
図 6.1	電流フィードバック補償付き ANC を接続した降圧チョッパ回路...	- 69 -
図 6.2	電流フィードバック補償付き ANC を接続した降圧チョッパ回路の動作 波形	- 69 -
図 6.3	電流フィードバック補償付き ANC を接続した降圧チョッパ回路の動作 波形	- 70 -

第1章 序論

1.1 パワエレ機器が発生する電磁ノイズの概要

近年の省エネルギー志向により、パワーエレクトロニクス機器（以降、パワエレ機器）は、様々な製品へと適応されている。図 1.1 にパワーエレクトロニクス関連市場の成長予測を示す[1]。図 1.1 に示されるように、今後もこれまで以上にパワーエレクトロニクス関連市場の成長が期待されている。かつては産業用機器を中心に利用されてきたパワエレ技術が身近な製品へと適応されることで、省エネルギー化に今後ますます貢献していくものと考えられる。

パワーエレクトロニクス機器（以降、パワエレ機器）とは、パワー半導体（MOSFET, IGBT など）を用いて高周波スイッチング（数～数百 kHz）を行うことで電力変換を行う機器である。パワー半導体の高速スイッチングによって電圧や電流の大きさや周波数をコントロールすることができる。危機によってはスイッチのターンオン、ターンオフ時に 1 μ s 以下の短い期間で数百 V の電圧変動が生じる。この急峻な電圧および電流の変動には広帯域の周波数成分が含まれており、それらがノイズとして回路上あるいは、空間を伝わることで制御の誤動作、周辺機器の誤動作を引き起こしてしまう。そのため、パワエレ機器に起因する電磁障害の報告が数多くなされている。




図 1.1 拡大するパワーエレクトロニクス関連市場_NEDO

例えば鉄道技術の発展には、パワエレ技術の進歩が大きく貢献している。導入当初の電気鉄道は抵抗制御を用いた直流モータが用いられてきたが、近年では省エネルギーの観点から、代表的なパワエレ機器であるインバータを用いた誘導電動機が広く普及している。インバータの制御には PWM 制御方式を用いた可変電圧可変周波数制御 (VVVF) 制御が用いられており、容易に速度制御を行うことが出来る。しかしながら、PWM (パルス幅変調) 制御を用いることによる高調波の発生は避けられず、誘導障害や信号機器への影響が問題となっている。2008 年 2 月 24 日の湘南モノレール江の島線西鎌倉駅構内で発生した鉄道物損事故では、ノイズ対策が不十分であったため、VVVF インバータがノイズの影響で誤動作した事故が発生した[2]。

また高効率照明器具として、従来の白熱電球から LED 電球への置き換えが進んでいる。LED 電球を効率よく点灯させるために高周波インバータが用いられている。LED 電球に用いられるインバータは、100 kHz 以上の高周波でスイッチングを行うため、それに起因する電磁障害が問題となる。2010 年 3 月に宮城県の商店街の街路灯として LED 電球が導入された際には、テレビやラジオ等の通信障害が確認された[3]。

加えて実用化に向けて盛んに研究されている次世代半導体材料 (SiC, GaN, ダイヤモンド) を用いたパワーデバイスを使用することによる電磁障害の増加が懸念されている。SiC パワーデバイスや GaN パワーデバイスを用いることで、従来用いられている Si パワーデバイスと比べて、さらに短期間で電圧および電流の変動が行われることが予想されるからである。文献[4]では Si デバイスを SiC デバイスに置き換えた際のノイズ量の検証実験を行っており、SiC デバイスに置き換えることで、数 MHz 以上の帯域でノイズ量が増大することが報告されている。

上記のような問題を発生させることから、パワエレ機器のノイズ対策 (EMC, 電磁両立性) は今後ますます重要になると考えられる。EMC は、電磁妨害の原因となる電磁ノイズを抑制する技術 (EMI) と電磁ノイズの影響を受けにくくする技術 (EMS) の 2 つから構成される。EMC 技術の重要性の高まりを受けて、電気電子機器に求められる EMC に関する試験が国際電気標準会議 (IEC) や国際無線障害特別委員会 (CISPR) によって定められている。EMI の観点では、対象とする電気電子機器が発生するノイズの強度 (ノイズレベル) の上限値が定められている。また、EMS の観点では対象とする電気電子機器が受けることが想定される電磁ノイズを模擬して、イミュニティ試験 (対象

とする電気電子機器の電磁ノイズに対する耐性を評価する試験)を行い、挙動に問題がないか評価することが定められている。パワーレ機器の電磁ノイズの上限値は、CISPRによって定められており、150 kHz から 30 MHz までを伝導ノイズ（電源線や信号線、プリント基盤上伝わる電氣的な振動成分）、30 MHz 以上を放射ノイズ（空間上を伝わる電磁波成分）の規制対象としてそれぞれ限度値を示している。

1.2 次世代システムにおけるパワエレ機器の伝導ノイズ

近年の技術革新には目まぐるしいものがあり、新たな装置やシステムが次々に開発されている。しかしながら新しい技術を実用レベルに昇華させることが難しい場合や、コストや扱いやすさなどの観点から普及が進まないなどの課題も往々にして存在する。このように製品化のためには突破しなければならない障壁も多く、人々が新しい技術の恩恵を実際に受けるまでには時間がかかる場合も多い。一方で新しい製品を世の中に広める際に、従来の製品を対象にした規制や法律では安全性を確保できない、または機能の保障が困難な場合が考えられる。このような場合には規制や法律の見直し、あるいはまったく新しい基準の制定が求められる。しかし新しい規制や法律が施行されることで、従来の基準に適応するように設計された製品の一部が使用できなくなる等の問題も発生する。

特に EMC の分野では新しい技術に対して、規制や法律の整備が整っていないことが問題視されている。最近では環境保全の観点からハイブリッド車や電気自動車への関心が高まっており、車を駐車場に停めておけばコードレスで充電が可能なワイヤレス電力伝送システム（WPT）等の技術に関する研究が盛んに行われている[5][6]。また、太陽光発電システムや風力発電システムなどの分散型電源の研究が盛んに行われており[7]、これらのシステムからの電力供給と需要とのバランス制御により最適化を図るスマートグリッドシステムが注目を集めている。環境省により報告された再生可能エネルギーの導入見込量の推移[8]を図 1.2 に示す。図 1.2 を見ると、2050 年には現在の 6.5 倍程度まで再生可能エネルギーによる一次エネルギー供給量が増加する可能性が示されている。このことから、複数の再生可能エネルギーによって発電された電力を最大限効率的に利用するために、スマートグリッドシステムへの期待が高まっている。

一方でワイヤレス電力伝送やスマートグリッドの電力線通信の普及において、EMC の問題が世界的に重要な課題となっている。ワイヤレス電力伝送システムでは、80 kHz 付近の周波数帯を想定しており、スマートメータの電力線通信でも同様の周波数帯が利用されている。すでに欧州ではスマートメータが多数設置され、インバータ機器等で発生する数十 kHz の妨害波による電力通信線障害が顕在化しており、CENELEC（欧州電気標準化委員会）によってその報告がなされている。

しかし先に述べたように、従来の国際規格では 150 kHz 以下の周波数帯に関する伝導ノイズの規制値は定められていない。そこで新たな周波数帯の利用拡大に伴い、150 kHz 以下の周波数帯においてもノイズ規制値を設けようとする動きが活発化している。したがって今後は 150 kHz 以下の周波数帯の伝導ノイズも抑制できるような製品の開発が求められる。一方で従来機器においては、新たに利用が拡大されている 150 kHz 以下の周波数帯の伝導ノイズの抑制が十分でなく、新しい規制の施行により従来機器の利用が制限されることが想定される。したがって従来機器の継続稼働を目的として、従来のシステムに 150 kHz の伝導ノイズを抑制する機能を付加する方法についても併せて検討を行う必要がある。




図 1.2 再生可能エネルギーによる一次エネルギー供給量（平成 26 年度）

1.3 本研究の目的と概要

本研究の目的は、150 kHz 以下の周波数帯の伝導ノイズを抑制する方法を提案することである。本研究では、新規の製品のみでなく従来の製品も対象として、既存のシステムに 150 kHz 以下の周波数帯の伝導ノイズを抑制する機能を付加できるような構成を提案している。先に述べたように従来製品を新たな規制や法律の下でも利用できるようにすることは、経済面と環境面の双方に大きな利益をもたらすと考えられる。まだ使用できる従来機器をすべて新しいものに取り換えるには余分なコストがかかり、さらには環境へ大きな負荷をかけてしまうことになり兼ねないからである。以上のことから、従来製品への適用を目標として、回路構成やアプリケーションの制約を回避できるようなシステムを目指す。

まず、対象とする 150 kHz 以下の伝導ノイズについてその特徴を検証した。その特徴を踏まえたうえで、最も有効だと考えられる方法を提案し、その方法によって伝導ノイズがどの程度抑制可能なのかを、シミュレーションと実験の両面から定量的に評価した。また提案手法に関して、その設計指針や各パラメータ選定の注意点についても検討を行い、本研究で提案する手法をスムーズに実際の製品に適用できることを目標とした。

1.4 論文構成

本論文は全 6 章で構成される。以下に各章の要約を述べる。

第 1 章では、研究背景と研究目的、及び論文構成について述べる。

第 2 章では、伝導ノイズの発生原理およびその抑制手法について述べる。伝導ノイズはいくつかのタイプに大別されるが、それぞれについて個別に発生原理を説明する。抑制手法に関しては代表的な手法についてそれがどの種類のノイズに有効であることを示す。特にアクティブフィルタについては関連研究を示し、本研究との関連を述べる。

第 3 章では、パワエレ機器が発生する伝導ノイズについて述べる。代表的なパワエレ回路である降圧チョッパ回路を対象に、伝導ノイズのシミュレーションおよび測定を行い、150 kHz 以下の伝導ノイズの特徴について説明する。その特徴から考えられる抑制する際の課題について検討する。

第 4 章では、本研究で提案する抑制手法について述べる。まず、システム全体の構成を説明する。その後、降圧チョッパ回路に接続したときの抑制効果や問題点の理論的な検証結果を示し、システム構成要素の設計指針を示す。ここでは対象とする伝導ノイズの伝達特性を考えることで、ノイズのふるまいを理解したうえで抑制効果の理論的な検証を行い、その結果を示す。

第 5 章では、提案するアクティブノイズキャンセラの実機検証の結果について述べる。まずはアクティブノイズキャンセラの動作実験の結果を示す。その後、アクティブノイズキャンセラを接続した降圧チョッパ回路において雑音端子電圧の測定を行い、その測定結果とアクティブノイズキャンセラを接続する前の雑音端子電圧とを比較し、抑制量の検討を行う。

第 6 章では、本論文を総括し、今後の展望について述べる。

第2章 パワエレ機器における伝導ノイズ

電力変換回路は、パワーデバイスのスイッチング動作によって電力変換を行っている。パワーデバイスのスイッチング動作時には、数 μs 以下の短い期間で数百 V の電圧変動が起こり、伝導ノイズの発生原因となる。本章では、電力変換回路の伝導ノイズについてその概要と抑制手法について述べる。

2.1 伝導ノイズの分類と発生原理

パワエレ回路に発生する伝導ノイズには、ディファレンシャルモードノイズとコモンモードノイズがある。それぞれのノイズの概要を示し、代表的なパワエレ回路である降圧チョッパ回路を対象として、それぞれの伝導ノイズの発生原理について説明する。降圧チョッパ回路の回路図を図 2.1 に示す。図 2.1 に示す回路は実際に降圧チョッパ回路の機能を果たすために設計されるパラメータのみを含んだ回路である。しかし実際の回路には様々な寄生成分が含まれており、伝導ノイズの解析を行う際にはこれらの要素を考慮した回路において検討を行う必要がある。以下に代表的な寄生成分を示す。

- A) 配線に生じる配線インダクタンス、および配線抵抗
- B) スwitchング素子 (MOSFT, Diode) に取り付けられる冷却体 (ヒートシンク) と大地間の間に形成される浮遊容量 (大地間容量)
- C) 受動素子 (コンデンサ, インダクタ) やスwitchング素子 (MOSFT, Diode) に生じる寄生成分

図 2.1 に示す降圧チョッパ回路において、以上の三種類の寄生成分を考慮した際の等価回路を図 2.2 に示す。図 2.1 に示す寄生成分を考慮していない回路と図 2.2 に示す寄生成分を考慮した回路を比較すると、後者のほうがより複雑な回路となっている。伝導ノイズの解析を行う際には図 2.2 に示すような寄生成分を考慮した等価回路を用いて解析を行う必要がある。

また、伝導ノイズを評価する際には CISPR によって定められる疑似電源回路網 (LISN)

を図 2.3 に示すように入力電源と回路システムの中に挿入し、雑音端子電圧（LISN の各端子の電圧： V_a , V_b , Sym, Asym）を測定する。本研究においては単相の LISN（KNW403D, 協立電子）を用いて評価を行っており、この LISN では図 2.4 に示すように二つの測定回路（V 型, Δ 型）が設けられている。V 型 LISN ではディファレンシャルモードノイズとコモンモードノイズは一緒に測定されるが、 Δ 型ではディファレンシャルモードノイズとコモンモードノイズを分離して測定できる。これにより伝導ノイズをディファレンシャルモードノイズとコモンモードをそれぞれ個別に検討することが可能となる。ノイズの種類によって抑制方法が異なるため、分離して評価することは抑制手法の検討には非常に有利である。




図 2.1 降压チョップパ回路




図 2.2 寄生成分を考慮した等価回路






図 2.3 LISN を接続した降圧チョッパ回路



(a) V 型 LISN 等価回路



(b) Δ 型 LISN 等価回路

図 2.4 LISN 等価回路モデル

2.1.1 ディファレンシャルモードノイズ

ディファレンシャルモードノイズのノイズ電圧源は回路上に存在し、ディファレンシャルモードノイズ電流は電源の電流や信号と同様に、回路上を一周するように流れる。図 2.5 の赤矢印で示す経路でディファレンシャルモードノイズ電流が流れる。ノイズ電流の流れる方向は回路を真上から見たときに、住路と復路で異なるという特徴がある。比較的狭い回路内を伝導し、かつ往路復路で伝導の向きが異なるため、放射ノイズは比較的小さくなる傾向にある。

次に、代表的なパワエレ回路である降圧チョッパ回路について、ディファレンシャルモードノイズの発生原理を説明する。図 2.6 に示す降圧チョッパ回路において、スイッチング素子のスイッチングのタイミング毎に共振電流が流れる。例えば、スイッチング素子ターンオン時は、図 2.6 の赤の矢印で示す経路で共振電流が流れ、スイッチング素子ターンオフ時は図 2.6 の黄色の矢印で示す経路で共振電流が流れる。これらの共振電流はスイッチング素子のスイッチング動作に伴い発生する急峻な電圧・電流の変化が原因となって発生している。また、共振電流の共振周波数はそれぞれのループのインピーダンス値によって変動し、ノイズ電流が流れる経路における合成インピーダンスによって決定される。そしてこの共振電流こそがディファレンシャルモードノイズ電流である。

以上に述べた共振電流が流れることで、電力用コンデンサ (C_{dc}) の電位は振動する。この電位振動により、直流ラインでの電位が振動し、LISN の雑音端子電圧測定端子にも上記共振電流と同様の周波数の電流が流れ込む。この端子で発生する電圧 (Sym) が一般に言うディファレンシャルモードノイズである。




図 2.5 ディファレンシャルモードノイズとコモンモードノイズ
(赤 ; ディファレンシャルモードノイズ, 青 ; コモンモードノイズ)




図 2.6 ディファレンシャルモードノイズ発生原理
(赤 ; S_1 ON 時, 黄 ; S_1 OFF 時)

2.1.2 コモンモードノイズ

コモンモードノイズのノイズ電圧源はコモンモード電圧と呼ばれ、大地と主回路の間に生じる電圧源である。また、コモンモードノイズ電流は、スイッチング素子（MOSFET 及び Diode）と接地された冷却フィン（ヒートシンク）との間に形成される浮遊容量を介して、図 2.5 の青矢印で示される経路で伝導する。回路配線と大地を一周する経路で電流が流れるため、2 本の回路配線には同方向にノイズ電流が流れる。コモンモードノイズ電流は、装置が接続される電源系統に流出することから、同一の電源系に接続される機器の誤動作の原因となる。また、大きな経路での伝導になるため、小さなノイズ電流でも放射ノイズは比較的大きくなる傾向がある。このため、コモンモードノイズの対策法のほうがディファレンシャルモードノイズの対策法より一般的に困難であるとされている。

次に、代表的なパワエレ回路である降圧チョップ回路について、コモンモードノイズの発生原理を説明する。コモンモードノイズは、図 2.7 に示すコモンモード電圧が発生することによって発生する。コモンモード電圧 v_{com} は、GND と浮遊容量中性点の間に生じる電圧である。このコモンモード電圧をノイズ電圧源として、図 2.7 の赤の矢印で表されるように回路の上下配線に同方向の共振電流が大地を介して流れる。共振電流の共振周波数は電流経路の合成インピーダンスによって決まる。すなわちこの共振電流こそがコモンモードノイズ電流である。回路を流れるコモンモードノイズ電流の一部が LISN の雑音端子電圧測定端子に流れ込むことでこの端子に電圧（Asym）が発生し、それがコモンモードノイズとして観測される。

続いて、コモンモード電圧について詳しく説明する。コモンモード電圧を検討する際は、図 2.8 に示すコモンモード等価回路を用いる。コモンモードノイズ電流は、図 2.6 に示したように、回路の上下配線を同方向に伝導する特徴があることから、電力用コンデンサを無視して考えることができる。ここで、上側のスイッチング素子の ON/OFF によってコモンモード等価回路は 2 つの状態に分かれるため、それぞれの状態におけるコモンモード等価回路を図 2.9 に示す。

まず、 S_1 が ON の時を検討する。図 2.9 (a)において、電位 V_1, V_2 は共に $V_{in}/2$ の電位となる。これより浮遊容量中性点 X の電位は $V_{in}/2$ となり、 S_1 が OFF の時のコモンモード電圧 v_{com} は $V_{in}/2$ となる。次に S_2 が ON の時を検討する。図 2.9 (b)において、電位

V_1, V_2 はそれぞれ $V_{in}/2, -V_{in}/2$ の電位となる。つまり S_2 が OFF の時のコモンモード電圧 v_{com} は、浮遊容量の分圧で定まる。 S_1 の ON/OFF とコモンモード電圧の関係を表 2.1 に示す。このコモンモード電圧を電圧源として、コモンモードノイズ電流が流れることで、LISN でコモンモードノイズが観測される。




図 2.7 コモンモードノイズ発生原理
(赤；コモンモードノイズ電流の電流経路)




図 2.8 降圧チョップ回路のコモンモード等価回路




図 2.9 降圧チョップ回路の各状態におけるコモンモード等価回路

表 2.1 降圧チョップの共通モード電圧 v_{com}

S_1	ON	OFF
共通モード電圧 v_{com}	$\frac{V_{in}}{2}$	$\frac{V_{in}}{2} - \frac{C_{s2}}{C_{s1} + C_{s2}} \cdot V_{in}$

上記で述べた共通モード電圧導出法では，回路のレグ数が増加した際に計算が煩雑になり導出が難化する[17]。そこでレグ数が増加した際にも適用可能な共通モード電圧導出法についても記述する。図 2.10 に提案手法である共通モード電圧導出回路を示す。この方法では，既存のスイッチングデバイス S_1 , S_2 に加えて，補助スイッチ S_A , S_B を加えた回路で検討する。補助スイッチ S_A は常に ON, S_B は常に OFF とすることで降圧チョップ回路との整合性を取ることができる。この補助スイッチを加える

メリットは、コモンモード電圧を単相インバータの出力電圧として計算できることである。

まず、キルヒホッフの電圧則および電流則より、

$$v_1 = \frac{1}{C_{s1}} \int i_1 dt + v_{com} \quad (1)$$

$$v_2 = \frac{1}{C_{s2}} \int i_2 dt + v_{com} \quad (2)$$

$$i_1 + i_2 = 0 \quad (3)$$

(1)-(3)より、コモンモード電圧 v_{com} は以下のように表される。

$$v_{com_buck-chopper} = \frac{C_{s1}v_1 + C_{s2}v_2}{C_{s1} + C_{s2}} \quad (4)$$

$$(v_1 = \frac{E}{2}, v_2 = \pm \frac{E}{2})$$

(4)式を用いて各モードのコモンモード電圧 v_{com} を計算すると表 2.1 と一致することから、この方法の有用性を確認できる。

この方法は単相インバータおよび三相インバータのコモンモード電圧を計算する際にも有効である。図 2.11 にコモンモード電圧導出回路を示す。降圧チョッパ同様に各回路のコモンモード電圧を計算すると以下のように表すことができる。

$$v_{com_single\ phase} = \frac{C_{s1}v_1 + C_{s2}v_2 + C_{s3}v_3 + C_{s4}v_4}{C_{s1} + C_{s2} + C_{s3} + C_{s4}} \quad (5)$$

$v_{com_three\ phase}$

$$= \frac{C_{s1}v_1 + C_{s2}v_2 + C_{s3}v_3 + C_{s4}v_4 + C_{s5}v_5 + C_{s6}v_6}{C_{s1} + C_{s2} + C_{s3} + C_{s4} + C_{s5} + C_{s6}} \quad (6)$$

(5)-(6)式より、n レグの電力変換回路のコモンモード電圧は以下のように一般化できる。

$$v_{com_in} = \frac{\sum_i^n C_{si} \cdot v_i}{\sum_i^n C_{si}} \quad (7)$$

$$(v_{2i-1} = \frac{E}{2}, v_{2i} = \pm \frac{E}{2}, i = 1, 2, 3 \dots)$$






図 2.10 コモンモード電圧導出回路_降圧チョップ



(a) 単相インバータ



(b) 三相インバータ

図 2.11 コモンモード電圧導出回路の一例

2.1.3 ノイズの転化現象

ノイズ転化現象とは、ディファレンシャルモードノイズ成分がコモンモードに現れる現象である。図 2.6 に示すように、スイッチング素子のスイッチングに伴い、赤や黄の矢印で示した経路で共振電流が流れる。共振電流が流れることで、電力用コンデンサの電位が振動するため直流ラインでの電位も共振電流周波数で振動する。直流ラインが振動することで浮遊容量中性点も振動し、それによってコモンモード電圧も共振電流周波数で振動するので（図 2.12）、結果的にディファレンシャルモード成分がコモンモードに現れる。また、このノイズを転化ノイズと呼び、図 2.13 に示すように、コモンモード電圧源 v_{com} に共振振動成分を含む交流電圧源 $v_{resonance}$ が直列に接続されたとみることができる。




図 2.12 ディファレンシャル成分を含むコモンモード電圧波形の例




図 2.13 転化ノイズの原理図

2.2 伝導ノイズを抑制する手法

2.2.1 パッシブフィルタ

伝導ノイズを抑制する手法としてまず、受動素子で構成されるパッシブフィルタを用いる方法がある。パッシブフィルタを用いる際には、それぞれのフィルタが前述のディファレンシャルモードノイズとコモンモードノイズのどちらに効果があるのかを考え、適切に使用する必要がある。図 2.14 に代表的なパッシブフィルタを示す[18]。

ディファレンシャルモードノイズ対策には、主にアクロスザラインコンデンサ（X コンデンサ） C_x やディファレンシャルモードチョークコイル（ノーマルモードチョークコイル） L_2 が用いられる。X コンデンサは高周波的にインピーダンスが低いため、ノイズ電流を X コンデンサに逃がすことができる。またディファレンシャルモードチョークコイルは高周波的にインピーダンスが大きいため、これにより電源（Line）側へのノイズ流出を防ぐことができる。ディファレンシャルモードチョークコイルは同時にコモン経路のインピーダンスも増加させるため、場合によってはコモンモードノイズの除去にも効果がある。

一方コモンモードノイズ対策には、主にラインバイパスコンデンサ（Y コンデンサ） C_Y やコモンモードチョークコイル L_1 が用いられる。Y コンデンサは高周波的にインピーダンスが低いため、コモンモードノイズ電流を逃がすことができる。先ほどの X コンデンサと同じような原理で、ディファレンシャルモードノイズの抑制にも効果がある。一方でコモンモードチョークコイルは、基本的にコモンモードにのみ効果を発揮する（結合率の設計によっては大きな漏れインダクタンスが生じるため、ディファレンシャル特性にも影響を与える可能性はある）。図 2.15 に示すように、コモンモードチョークコイルに同方向のコモンモード電流が流れると、磁束が足し合わされインダクタとして働く[19]。しかし、お互いに逆方向に流れるディファレンシャルモード電流が流れると、磁束が打ち消され、コモンモードチョークコイルはただの銅線のように振る舞う。このようにして信号ラインの減衰を回避しながら、コモンモードノイズのみを抑制することが可能となる。以上をまとめて、表 2.2 にそれぞれの手法がどのノイズに有効かを示す。

EMI フィルタの設計は経験的な試行錯誤によって設計されているのが現状であり、そのため一般に開発工程の最終段階にならないと EMI フィルタ設計に着手できない。この問題には主に 2 つの理由がある。1 つ目は、設計段階で事前にパワエレ回路から発生するノイズを把握できないためである。事前にノイズ量を把握できなければ減衰量を設計することが出来ない。2 つ目は、CISPR が示している EMI フィルタ評価法で計算した減衰特性と実際のパワエレ回路に接続された際の減衰特性が異なるためである[9]。

上記の問題を解決すべく、文献[10]-[16]ではパワエレ回路の伝導ノイズのシミュレーションによる算定法について検討されている。ここでは最近発表された文献[15][16]について紹介する。文献[15][16]では、シミュレーションを用いた高精度のノイズ算定を行うために、非常に複雑なモデリング手法を提案している。モデリングに際しては三次元電磁界解析を用いており、モデリング期間の長期化が懸念される。またスイッチングデバイスのモデルには、詳細設定のできるモデルを既存で持つシミュレータを使用しており汎用性に欠ける。シミュレーション時間に関しても 10 時間を要し、短時間で算定結果を知ることが出来ない。つまり簡単なモデリングで、かつ短時間でノイズシミュレーションできる環境が求められているといえる。




図 2.14 パッシブフィルタの一例




図 2.15 コモンモードチョークコイルの原理

表 2.2 降圧チョップパのコモンモード電圧 v_{com}

抑制手法	ディファレンシャル モードノイズ	コモンモード ノイズ
X コンデンサ C_x	◎	×
Y コンデンサ C_Y	○	◎
コモンモードチョークコイル L_1	△	◎
ディファレンシャルモードチョークコイル (ノーマルモードチョークコイル) L_2	◎	○

◎：非常に効果的，○：効果的，△：条件によっては効果あり，×：効果なし

2.2.2 アクティブフィルタ

能動素子で構成されたアクティブフィルタを用いてノイズを抑制する手法も存在する。受動素子のみを用いたパッシブフィルタでは、抑制可能な周波数帯域が受動素子の値に依存するために、抑制可能周波数が限られる場合がある。しかしアクティブフィルタでは広帯域のノイズを一括で抑制可能であるというメリットがある。また一般的に、アクティブフィルタを用いることで受動素子を用いたパッシブフィルタと比較して小型化が可能である。特に 150 kHz 以下の周波数帯のノイズについてはカットオフ周波数の低下に伴い、パッシブフィルタのさらなる大型化が懸念されている。さらに、パッシブフィルタについてはフィルタを構成するインダクタとコンデンサによる共振や、インダクタの鉄心の磁気飽和等が問題視されている[20]。

まず、アクティブフィルタには並列形と直列形の 2 種類が存在する。並列形は図 2.16(a)の I_c で示されるように主回路に並列に挿入し、電流源として電流を注入することでノイズを抑制する[21]。回路に接続される負荷について考えれば、この方式は誘導性負荷や電流源負荷と相性が良い。逆に容量性負荷や電圧源負荷とは相性が悪く、過電流などの問題を生じる可能性がある。一方直列形は図 2.16(b)の V_c で示されるように回路に直列に挿入し、電圧源として電圧を印加することでノイズを抑制する。負荷に対する特性は並列形と異なり、容量性負荷および電圧源負荷と相性が良い。また、負荷のインピーダンスが大きい場合には原理的に直列形は動作が不可能であるため、誘導性負荷や電流源負荷とは相性が悪い。対策として低インピーダンス分路を接続することでインピーダンスを小さくすれば使用が可能となる。

基本的なアクティブフィルタの原理は前述の通りであるが、具体的な手法として小容量リニアアンプと LC フィルタを用いた低歪みスイッチング電力増幅器[22]や、新しい原理に基づく高調波抑制装置として直列形アクティブフィルタと LC フィルタの併用システムが提案されている[23]。前者はリニアアンプを用いて LC フィルタの見かけのフィルタ特性の改善を図り、フィルタの共振とスイッチング周波数成分のみの伝導ノイズを限定的に抑制する手法である。また、後者はパッシブフィルタと組み合わせることでアクティブフィルタの特性を改善する手法である。その他にも多くのアクティブノイズキャンセラに関する報告[25]-[27]がなされている。しかし、これらの提案をはじめとする今までの研究では 150 kHz 以下の周波数帯について検討されていない。したがって新

たに利用が拡大している 150 kHz 以下の周波数帯についての検討が必要であると考えられる。

2.2.3 スイッチングスピード低減による高周波ノイズ抑制

パワーエレクトロニクス回路のスイッチングの際には、スイッチング素子のドレインソース間電圧やコレクタエミッタ間電圧が急激に変化する。これらの波形は一般にスイッチング波形と呼ばれ、図 2.17 に示すように、立ち上がり時間 t_r の間に電圧が数百 V まで上昇する。このスイッチング波形の電圧スペクトルには図 2.18 に示すような特徴があり、 f_1 , f_2 の周波数で減衰の特性が変化するような特性を持っている[28]。この図より、スイッチング波形の立ち上がり時間を長くすれば f_2 の値が大きくなるため、それに伴って図 2.18 の f_2 以上の周波数帯で、スイッチング波形の電圧スペクトルを減少させることができる。図 2.18 の黄色の線で表される周波数 F において、 $E_1 > E_2$ となっており、 t_r を大きくすることでノイズの原因となる電圧を小さくすることができる。これにより、デバイスにかかる電圧を電圧源とする共振ループで発生するノイズの抑制が可能となる。このノイズは主にデバイスの接合容量とスナバコンデンサ、デバイスの内部配線を通るループで発生する共振電流であり、周波数帯域は基本的に 10 MHz 以上の高周波帯となっている。詳しくは[28]の資料に目を通してほしい。

一般的に立ち上がりを遅くするためにはドライブ回路のゲート抵抗を大きくするが、立ち上がりを遅くすることでスイッチング損失が増加してしまう問題も往々にして存在する。したがって、この方法ではノイズと効率の両方を考慮しながらゲート抵抗を設計する必要がある。




図 2.16 アクティブフィルタのシステム構成




図 2.17 スイッチング波形の例




図 2.18 電圧スペクトル

2.3 第2章のまとめ

本章では、パワエレ機器における伝導ノイズの概要と対策について述べた。

まず、パワエレ機器から発生する伝導ノイズの種類と特徴、発生原理を述べた。伝導ノイズにはディファレンシャルモードノイズとコモンモードノイズ、転化ノイズがあり、ディファレンシャルモードノイズ電流は回路上を逆方向に流れ、コモンモードノイズ電流は回路上を同方向に流れるという特徴があった。次にパワエレ回路から発生するノイズを、降圧チョッパ回路を例に発生メカニズムを示した。ディファレンシャルモードノイズは配線インダクタンスに印加される逆起電圧によって、またコモンモードノイズはコモンモード電圧によって発生することを示した。また転化ノイズは、浮遊容量中性点電位が回路内の共振電流によって電位振動することによって発生することを説明した。

最後に伝導ノイズの抑制法について述べた。伝導ノイズの抑制法としてはパッシブフィルタとアクティブフィルタが存在し、それぞれの特徴と抑制原理を説明した。パッシブフィルタはディファレンシャルモードおよびコモンモードそれぞれに有効な対策部品があり、またそれぞれの対策部品は、高周波的なインピーダンスを変化させることでノイズの流出を抑制していることを説明した。また、アクティブフィルタには直列形と並列形があり、それぞれに回路の負荷によって向き不向きがあることを示した。また、アクティブフィルタに関する研究は数多く行われているが、いずれも 150 kHz 以上を対象としたものであった。150 kHz 以下の周波数帯のノイズについて抑制効果を検討することの新規性を示した。

第3章 パワエレ機器の伝導ノイズ

第3章では代表的なパワエレ回路である降圧チョップ回路を対象として、9 kHz～150 kHzの周波数帯を含む伝導ノイズの検討を行ったので報告する。シミュレーションと実験の両面から伝導ノイズの特徴を検討し、その結果をもとに低周波ノイズの抑制指針を明らかにした。

3.1 降圧チョップ回路

本論ではパワエレ回路の基本回路である降圧チョップ回路について検討を行う。に検討する降圧チョップの回路図を示す。動作条件および素子値は表 3.1、表 3.2 に示す。




図 3.1 降圧チョップ回路

表 3.1 降圧チョップ動作条件

Input voltage	Input current	Switching frequency	Duty ration
100 V	0.7 A	25 kHz	50 %

表 3.2 降圧チョップ素子値

DC capacitor C_{dc}	Inductor L_o	Load resistor R_o
2.2 μ F	500 μ H	45 Ω

3.2 伝導ノイズシミュレーション

図 3.2 に示すシミュレーション回路にて伝導ノイズのシミュレーションを行った。シ

シミュレーションには **PSIM** を使用した。シミュレーションでは各素子について寄生成分を用いたモデルを使用している。また、スイッチングデバイスの出力容量 (C_{oss1} , C_{oss2}) とヒートシンクとの間の浮遊容量 (C_{s1} , C_{s2} , C_{s3} , C_{s4}) および、降圧チョッパ回路基板と LISN を接続する配線のインダクタンス成分 (L_{wire1} , L_{wire2}) についても考慮している。今回はコモンモードノイズの検討を容易にするために、ヒートシンクと LISN のグラウンドを導線で接続しており、その導線のインダクタンス成分 (L_{earth_line}) を含んだ回路となっている。本論文の検討では低周波数帯をメインに議論するため、高周波帯の伝導ノイズの精度は重要ではない。よって、シミュレーション時間や、モデリングの手間を省くために、回路基板の配線インダクタンスや、スイッチング素子のその他の接合容量および、負荷側から大地に漏れ出すコモンモード成分を無視していることに留意されたし。

次に、**PSIM** による伝導ノイズシミュレーションにおいて注意すべき点について述べる。**PSIM** でシミュレーションを行う際には図 3.3 に示すシミュレーションコントロールの設定が必要である。**time step** はシミュレーションの時間分解能を表しており、**Sym** や **Asym** で観測される電圧の時間分解能がこれで決まる。また、**print time** は波形の取得を開始する時間を表し、**total time** はシミュレーションの終了時間を表している。つまり、**total time** と **print time** との差 (T とおく) が **Sym** や **Asym** で観測される波形の時間長さと等しい。

さて、雑音端子電圧には **CISPR** によってその周波数分解能が定められており、シミュレーションでもそれと同様かそれ以上の周波数分解能で雑音端子電圧を計算する必要がある。シミュレーションでは **Sym**, **Asym** の電圧波形を FFT することで雑音端子電圧を計算しており、FFT した結果の周波数分解能は $1/T$ で表される。したがって、 T (**total time** と **print time** との差) を適切に設定してシミュレーションを行う必要がある。また、FFT 結果の最大周波数は $1/2(\text{time step})$ で表されるので、**time step** には必要とする最大周波数の値から逆算した値を入れる必要がある。本論のシミュレーションでは 30MHz 以下について検討を行うため、**time step** を $1\text{e-}8\text{ s}$ に設定している。また、**PSIM** の FFT の窓関数は方形波に設定されているため、波形の両端はできるだけ連続となるように取り出す必要がある。さらに、取り出す波形の長さは周期の整数倍にする必要がある。FFT の実行によって切り出された波形の繰り返しが行われるが、この時に波形の連続性が損なわれることを防ぐためにこのような処理が必要となる。切り出し方の例を図 3.4 に示す。図 3.4 のように両端が連続となり (両端の電圧が等しい)、波形全体の長さが基本

波周期の整数倍（この例では周期の7倍の長さとしている）になるように切り出す必要がある。




図 3.2 シミュレーション回路




図 3.3 シミュレーションコントロール




図 3.4 切り出す波形の例

3.3 シミュレーション結果

図 3.2 に示すシミュレーション回路におけるシミュレーション結果を示す。線間電圧 V_x 、出力電圧 V_{out} 、雑音端子電圧 Sym, Asym をそれぞれ図 3.5～図 3.8 に示す。図 3.6 を見ると V_{out} の平均値はおおよそ 50V となっており、降圧チョップ回路は正常な動作をしていると考えられる。また、図 3.7、図 3.8 を比較すると、150 kHz 以下の周波数帯ではコモンモードノイズ (Asym) よりディファレンシャルモードノイズ (Sym) のノイズレベルの方が大きいことが分かる。この結果から、150 kHz 以下の周波数帯ではディファレンシャルモードノイズを抑制する必要があると考えられる。

次に、 V_x のスイッチングごとの変化に着目することで、低周波数帯のディファレンシャルモードノイズについて検討を行う。図 3.2 に示す下側のスイッチがターンオフすると、直流電流源が DC コンデンサ C_{dc} を充電するため、 C_{dc} の電圧が上昇する。またこの時、配線インダクタンスに蓄えられたエネルギーも同様に C_{dc} に流入するため、電圧は V_{in} よりも大きくなる。一方でスイッチがターンオンすると、負荷側に電流を流すために DC キャパシタから電荷が放出される。これに伴い C_{dc} の電圧が減少する。

以上に示す原理で線間電圧が変動することがわかるが、まさにこの電圧変動が LISN の雑音端子電圧測定端子に現れることでディファレンシャルモードノイズとして観測される。これはつまり、スイッチング周波数および、スイッチング周波数の整数倍の周波数ごとに大きなディファレンシャルモードノイズが観測されることを意味する。実際に図 3.7 を見てみると、スイッチング周波数である 25 kHz で 100 dB μ V 以上の大きなノイズが観測されている。また、その整数倍の周波数でディファレンシャルモードノイズが増加することも確認でき、ノイズレベルはおおよそ -40 dB/dec の傾きで減少していく。

一方で 150 kHz 以上の周波数帯ではコモンモードノイズが支配的となることが確認できた。この結果を見る限り、150 kHz 以上の周波数帯に関してはディファレンシャルモードノイズを集中的に抑制する必要はなく、従来のコモンモード抑制手法を用いてコモンモードのみを抑制すればよいと考えられる。ところが、装置の小型化の観点からスイッチング周波数は今後高くなることが予測される。本論文では現在一般的に使用されている 20 kHz 付近の周波数を対象としているが、今後周波数が増加した場合には 150 kHz 以上の周波数帯のディファレンシャルモードノイズも抑制する必要があると考えられる。したがって本論文では 9 kHz～150 kHz と、さらにそれ以上の周波数帯域を含めて広範囲のディファレンシャルモードノイズを抑制できる方法を提案する。




図 3.5 V_x の波形
(シミュレーション)




図 3.6 V_{out} の波形
(シミュレーション)




図 3.7 雑音端子電圧 : Sym (シミュレーション)




図 3.8 雑音端子電圧 : Asym (シミュレーション)

3.4 雑音端子電圧測定実験

図 3.1 に示す降圧チョップ回路を実装し、雑音端子電圧の測定実験を行った。実機での測定実験により、検討回路の雑音端子電圧の実際の特徴を把握し、同時に前述のシミュレーション結果の妥当性を示す。降圧チョップ回路および、測定を行った際の写真を図 3.9, 図 3.10 に示し、実験に使用した装置を表 3.3 に示す。図 3.9 の回路にはスイッチングデバイスが 2 つ使用されており、上アームは常にオフになっており、IGBT のボディダイオードをダイオードとして利用している。下アームはスイッチング周波数 25 kHz/duty 比 0.5 でスイッチングさせている。

次に、ノイズ測定における注意点について述べる。IGBT の駆動回路電源にはスイッチング電源を使用せず、電池を使用している。これは、ゲート駆動回路電圧源と主回路電圧源がコンセント、大地を介してコモンモード経路を形成する可能性があるためである。実際にスイッチング電源を用いた場合と、電池を用いた場合の雑音端子電圧 (Sym, Asym) の測定結果は図 3.11 のようになっており、スイッチング電源を用いることで低周波数帯のノイズが増加していることが確認できる。また図 3.10 に示すように、LISN 以降の主回路ラインは一直線になるように配置している。これは、配線が直行したり蛇行したりすることによって予期せぬ配線間の結合やアンテナのようなものが形成されることを防ぐためである。

実際に回路を動作させ、スペクトラムアナライザによる雑音端子電圧の測定を行った。それぞれの結果を図 3.12, 図 3.13 に示す。これらの波形を見るとシミュレーションの結果と概ね一致していることが確認できる。また実験においても 9 kHz~150 kHz の周波数帯ではディファレンシャルモードノイズ (Sym) の方が大きな値となっている。したがって、ディファレンシャルモードノイズを抑制可能なアクティブノイズキャンセラを提案する必要があると考えられる。




図 3.9 降圧チョップパ回路実装写真




図 3.10 測定環境




図 3.11 降圧チョップ回路

表 3.3 使用装置

装置種類	型番／メーカー	備考
直流電源	ZX-800H／TAKASAGO	降圧チョップ回路の 直流電源
ファンクション ジェネレータ	SG-4322／IWATSU	ゲートパルス生成用
疑似電源回路網	KNW-403D／協立電子	—
スペクトラムアナライザ	ESCI・EMI TEST RECEIVER／ ROHDE&SCHWARZ	雑音端子電圧の測定
EMI フィルタ	HF2030A-UPF／SOSHIN	直流電圧源からの ノイズをカット
ハイパスフィルタ	TEL-007D／協立テクノ ロジー	スペクトラムアナライザ の保護




図 3.12 雑音端子電圧：Sym（測定）




図 3.13 雑音端子電圧：Asym（測定）

3.5 第3章のまとめ

本章では、代表的なパワーエレクトロニクス回路である降圧チョップ回路の伝導ノイズの特徴について検討を行った。

まず、シミュレーションの手法について注意点を含めて説明し、その結果をもとに伝導ノイズの特徴を説明した。ディファレンシャルモードノイズは降圧チョップ回路のスイッチング周波数である 25 kHz で最大となっており、その整数倍の周波数ごとにノイズレベルが増加していた。これは、スイッチングごとに C_{dc} の電位が変動することが原因であることを示した。また、スイッチング周波数が 25 kHz の場合には、150 kHz 以下の周波数帯でディファレンシャルモードノイズが支配的であり、150 kHz 以上の周波数帯ではコモンモードノイズが支配的であった。しかし、スイッチング周波数の高周波化によって、150 kHz 以上の周波数帯でもディファレンシャルモードノイズが非常に大きくなる可能性について述べた。これらの検討から、本論文で提案するアクティブノイズキャンセラでは 9 kHz～150 kHz の周波数帯を含む広帯域のディファレンシャルモードノイズの抑制を目標にすることを示した。

次に実験による検討結果を示した。ノイズの測定実験では回路の構成や、配線の引き回し方などが複雑に影響するため、それらの影響を可能な限り低減する必要があることを示した。また、雑音端子電圧の測定結果がシミュレーションとよく一致することを示し、実験においても理論的な特性を示すことを確認した。

第4章 アクティブノイズキャンセラ

第4章では本論文で提案するアクティブノイズキャンセラ（以下 ANC）について述べる。ANC のシステム構成や抑制の基本原則，具体的な ANC の回路構成と特徴について述べる。また，提案する ANC を降圧チョッパ回路に接続した際の抑制効果についての理論的な解説を行う。

本論文では降圧チョッパ回路を対象として ANC の抑制効果について検討を行うため，まずは降圧チョッパ回路のノイズ伝達特性を把握する必要がある。対象とする降圧チョッパ回路は第3章に示したのと同じであるが，再度掲載する。図4.1に回路図を示し，動作条件および素子値は表4.1，表4.2に示す。




図 4.1 降圧チョッパ回路

表 4.1 降圧チョッパ動作条件

Input voltage	Input current	Switching frequency	Duty ration
100 V	0.7 A	25 kHz	50 %

表 4.2 降圧チョッパ素子値

DC capacitor C_{dc}	Inductor L_o	Load resistor R_o
2.2 μ F	500 μ H	45 Ω

4.1.1 ディファレンシャルモード等価回路とノイズ応答

4.2 に示したチョップ回路についてディファレンシャルモードノイズの伝達特性を考える。スイッチングのタイミングごとに C_{dc} の電圧が変動し、それに伴って雑音端子電圧測定端子に電流が流れることでディファレンシャルモードノイズが観測される。したがって、ディファレンシャルモードノイズ電流を模擬した等化電流源を DC コンデンサに並列に接続したディファレンシャルモード等価回路（図 4.2）において、等化電流源に対する雑音端子電圧（Sym）の応答を見れば、ノイズの伝達特性を検討できると考えられる。この等化電流源はスイッチング素子がスイッチングごとに発生させるノイズ電流を等価的に表している[29]。この検討ではディファレンシャルモードノイズの応答を見るので、簡単化のためコモンモード経路を排除した回路構成になっている。

図 4.2 に示すディファレンシャルモード等化回路から、ノイズの応答ブロック線図は図 4.3 のようになる。ブロック線図の各ブロックの関数を式(8)～(10)に示し、それぞれのパラメータは表 4.3 に示す。ここで Z_{12} は図 4.2 の端子 1, 2 間の抵抗の合成抵抗を表している。図 4.3 に示す I_m に対する V_x , Sym の伝達関数はそれぞれ式(11), 式(12)のようになる。この特性をもとにアクティブノイズキャンセラの抑制効果の検討を行う。




図 4.2 降圧チョップ回路のディファレンシャルモード等価回路




図 4.3 降圧チョッパ回路のノイズ伝達ブロック線図

表 4.3 各パラメータ

C_{dc}	2.16 μF
R_o	46 Ω
L_o	508.9 μH
L_{l1}, L_{l2}	515 μH
C_{l1}, C_{l2}	0.1 μF
Z_{in}	146.074 Ω

$$X = \frac{Z_{12}}{Z_{12} + \frac{2}{sC_1}} \times \frac{50}{Z_{12}} \quad (8)$$

$$Z_{in} = \frac{1}{\frac{1}{2sL_1} + \frac{1}{Z + \frac{2}{sC_1}}} \quad (9)$$

$$Z_{out} = sL_o + R_o \quad (10)$$

$$\frac{V_x}{I_{in}} = \frac{1}{sC_{dc} + \frac{1}{Z_{in}} + \frac{1}{Z_{out}}} \quad (11)$$

$$\frac{Sym}{I_{in}} = \frac{X}{sC_{dc} + \frac{1}{Z_{in}} + \frac{1}{Z_{out}}} \quad (12)$$

4.3 抑制原理

アクティブノイズキャンセラ（ANC）の回路図を図 4.7 に示し、それを降圧チョッパ回路に接続したときの回路図を図 4.8 に示す。本論文で提案する ANC は直列形アクティブフィルタに分類され、電圧検出電圧印加形の方式かつ、フィードフォワード制御を用いることで、ほかの方法と比べて有利である。まず図 4.6[30]に示すような方式のうち、電圧検出形を用いることで大容量の検出トランスが必要なくなり、電圧印加形を用いることで電流容量を小さく抑えることができるためである。また、電流印加型では高耐圧のコンデンサを使用する必要がある為、その点でも電圧印加型が有利である。一方で、電圧印加形では電圧印加用のトランスが大型化する問題が指摘されている。これは商用周波数を含む低周波成分によるトランスの磁気飽和の為であるが、本論で提案する ANC では、ハイパスフィルタを用いて低周波成分を除去することでトランス 1 次側（入力側）を見かけ上短絡し、低周波での偏磁を防止しているため、大型化を回避できると考えられる。

さらに、コモンモードノイズを対象としたアクティブノイズキャンセラに関する研究[30]のなかで、フィードフォワード制御の有意性について述べられている。この報告ではコモンモードを対象に検討が行われているが、ディファレンシャルモードでも同様の利点があると考え、この方式を採用した。




図 4.6 アクティブノイズキャンセラの接続方式

ANC 回路は低周波成分除去用のハイパスフィルタ，差動増幅回路，電圧注入用トランスから成り，抑制の手順は以下のようになる。

- ① 入力配線の電圧を検出
- ② ハイパスフィルタでノイズ成分のみを分離
- ③ 差動増幅回路により任意の倍率でノイズ成分を増幅し出力
- ④ 上下配線の差をとることでディファレンシャルモードノイズを足し合わせ，同時にコモンモードノイズ成分を除去
- ⑤ 変圧器を介してノイズを打ち消す方向にオペアンプの出力電圧を印加

まず，入力上下配線の電圧を検出し，ハイパスフィルタにより高周波のノイズ成分のみを取り出す。その後差動増幅回路で上下配線の電圧の差をとることで，ディファレンシャルモード電圧のみを取り出すことができる。上下配線には異なる方向に流れるディファレンシャルモード電流と，同方向に流れるコモンモード電流の両方が流れている。そこで，差動増幅回路で差をとることでディファレンシャルモード成分は足しあわされ，一方でコモンモード成分は除去される。ディファレンシャルモード成分のみとなった電圧を任意の倍率で増幅したものを主回路に逆向きに印加し，ディファレンシャルモード電圧をキャンセルする。ここで注意すべきは，ノイズキャンセラの電圧を上下配線の両方に 1/2 ずつ印加する点である。図 4.5 に示すように上下配線に 1/2 ずつ電圧を印加すれば，それに起因する電流は回路の上下配線で逆方向に流れる。したがってコモンモード的に見ればこの電流は打ち消し合い，コモンモードノイズには影響を与えない。一方で片側の配線のみ電圧を印加すると，コモンモード的にみれば電圧を印加した側の配線だけ電流が大きくなってしまい，コモンモードノイズが増加してしまう。それと同時にコモンモード電流が不均一になれば，ANC の差動機能でコモンモードが除去されなくなり，ディファレンシャルモードにコモンモードがあらわれてしまう。

次に ANC によるノイズ抑制理論について説明する。図 4.8 に示す線間電圧 V_x に対するオペアンプの出力電圧 V_{tr1} は式(13)で表され，

$$\frac{V_{tr1}}{V_x} = \frac{R_2}{R_1 + \frac{1}{sC_{ANC}}} = G_{ANC} \quad (13)$$

これを G_{ANC} とおけば，入力配線端子間の電圧（LISN 入力端子間の電圧） V_{nc} は V_x と

G_{ANC} を用いて式(14)のように表される。

$$V_{nc} = (1 - G_{ANC})V_x \quad (14)$$

式(14)を見ると G_{ANC} の値が 1 となるときに抑制量が最大となることが分かる。したがって、差動増幅回路のゲイン G_{ANC} を大きくすることなく十分な抑制が可能であり、ゲインを大きくすることによる不安定動作を回避できると考えられる。

ANC の各パラメータはハイパスフィルタのカットオフ周波数の制約を受ける。商用周波数 50 Hz/60 Hz の周波数成分を除去するために、カットオフ周波数を 600 Hz 以上とすることがある。カットオフ周波数は式(15)で表され、 R_1 と C_{ANC} はカットオフ周波数の条件を満たすように設計する必要がある。

$$f_c = \frac{1}{2\pi R_1 C_{ANC}} \geq 600 \text{ Hz} \quad (15)$$

式(15)の条件を満たし、9 kHz 以上の周波数で-20dB 以上の減衰を目標にした時の各素子の値は表 4.4 のようになる。この時の G_{ANC} のボード線図は図 4.9 のようになり、カットオフ周波数が 600 Hz 以上になっていることが確認できた。また、図 4.10 に示す V_{nc}/V_x のボード線図を見ると、9 kHz 以上の周波数帯で-26 dB 以上の抑制が可能と考えられる。

表 4.4 素子値

C_{ANC1}, C_{ANC2}	26 nF
R_1, R_3	10 k Ω
R_2, R_4	9.5 k Ω




図 4.7 アクティブノイズキャンセラ回路図




図 4.8 アクティブノイズキャンセラを接続した降圧チョップパ回路




図 4.9 G_{ANC} のボード線図




図 4.10 $V_{nc}/V_x (1-G_{ANC})$ のボード線図

4.4 ディファレンシャルモード等価回路

ANCを接続した降圧チョッパ回路のディファレンシャルモード等価回路を図 4.11 に示す。配線インダクタンスは非常に小さいため、本論では省略している。また、ディファレンシャルモードノイズ成分のみについて検討する為、ANC の出力を片側の配線のみに印加している。この回路において変圧器を理想変圧器とすれば、ノイズの応答を表すブロック線図は図 4.12 のようになる。図 4.12 に示すブロック線図の各ブロックの式は式(16)~(19)に示す。

$$X = \frac{Z_{12}}{Z_{12} + \frac{2}{sC_1}} \times \frac{50}{Z_{12}} \quad (16)$$

$$Z_{in} = \frac{1}{\frac{1}{2sL_1} + \frac{1}{Z + \frac{2}{sC_1}}} \quad (17)$$

$$Z_{out} = sL_o + R_o \quad (18)$$

$$G_{ANC} = \frac{R_2}{R_1 + \frac{1}{sC_{ANC}}} \quad (19)$$

図 4.12 のブロック線図をもとに、ANC を接続した降圧チョッパ回路の各部におけるノイズの伝達関数を求めれば、式(20), (21)のようになる。

$$\frac{V_x}{I_{in}} = \frac{1}{sC_{dc} + \frac{1 - G_{ANC}}{Z_{in}} + \frac{1}{Z_{out}}} \quad (20)$$

$$\frac{Sym}{I_{in}} = \frac{(1 - G_{ANC})X}{sC_{dc} + \frac{1 - G_{ANC}}{Z_{in}} + \frac{1}{Z_{out}}} \quad (21)$$




図 4.11 ANC を接続した降圧チョップ回路のディファレンシャルモード等価回路




図 4.12 コモンモード電圧導出回路_降圧チョップ

4.5 ANC の安定性解析

本論で提案するアクティブノイズキャンセラの安定性解析を行う。安定性解析は図 4.12 のブロック線図において I_{Zin} のフィードバックを切り離した時の I_{in} に対する I_{Zin} の応答（一巡伝達関数）を用いて行う。一巡伝達関数を式(22)に示す。

$$\frac{I_{Zin}}{I_{in}} = \frac{1}{sC_{dc} + \frac{1}{Z_{out}}} \times (1 - G_{ANC}) \times \frac{1}{Z_{in}} \quad (22)$$

式(22)の各項は左から、

- ①出力インピーダンスに起因する項
- ②ANC に起因する項
- ③LISN に起因する項

となっている。式(22)の各ブロックの関数に文字式を代入し整理すると式(23)が得られる。

$$\frac{I_{Zin}}{I_{in}} = \frac{L_0 s + R_0}{C_{dc} L_0 s^2 + C_{dc} R_0 s + 1} \times \frac{C_{ANC}(R_1 - R_2)s + 1}{R_1 C_{ANC} s + 1} \times \frac{\frac{1}{Z_{12}} s^2 + \frac{1}{2L_1} s + \frac{1}{Z_{12} C_1 L_1}}{s^2 + \frac{2}{Z_{12} C_1} s} \quad (23)$$

式(23)に表 4.5 の素子値を代入しボード線図を描くと、図 4.13 のような結果が得られる。図 4.13 の結果を見ると、ゲイン余裕/位相余裕がともに負となっており、不安定状態であることが分かる。

図 4.11 の回路をもとに PSIM（回路シミュレータ）でシミュレーション回路を製作した。シミュレーション回路を図 4.14 に示す。ノイズ源を模擬した電流源には 25 kHz の正弦波電流源を使用して、シミュレーションをおこなった。図 4.15 に示す線間電圧 (V_x) の波形をみると、過渡応答振動の後に 1 kHz 程度の周波数で発振していることが確認された。これは、一巡伝達関数による検討からもわかるように、動作が不安定であることを意味している。

以下に不安定状態となる原因について詳細を述べる。

表 4.5 素子値

C_{dc}	2.16 μF
R_o	46 Ω
L_o	508.9 μH
L_{11}, L_{12}	515 μH
C_{11}, C_{12}	0.1 μF
C_1, C_2	0.1 μF
Z_{12}	146.074 Ω
C_{ANC1}, C_{ANC2}	30 nF
R_1, R_3	10 k Ω
R_2, R_4	9.5 k Ω




図 4.13 一巡伝達関数のボード線図




図 4.14 ANC を接続した降压チョッパ回路のディファレンシャルモード等価シミュレーション回路




図 4.15 シミュレーション結果 (V_x)

4.5.2 出力インピーダンスに起因する項

式(24)に示される出力インピーダンスに起因する項について詳細を述べる。

$$G_1 = \frac{L_0 s + R_0}{C_{dc} L_0 s^2 + C_{dc} R_0 s + 1} \quad (24)$$

式(24)に各素子値を代入してボード線図をプロットすると、図 4.16 に示すような結果が得られた。位相特性に注目すると、周波数の増加に伴い位相が徐々に遅れていき、高周波では-90°だけ遅れることが確認できた。これは誘導性の負荷が接続されることによるものだと考えられるが、出力に接続される負荷は一般的に誘導性である場合が多く、位相の遅れは必然的に発生してしまうと考えられる。しかし、式(24)の分子と分母に注目すると、それぞれ分子が1次進み要素、分母が2次遅れ要素となっている。 L_0 、 C_{dc} 、 R_0 の値によってきまる折点周波数を変動させることは可能であるため、その他の要因による位相遅れが大きい周波数では位相が遅れないように調整することで一巡伝達関数全体の位相遅れを抑制できると考えられる。特に今回の場合では1 kHz付近で不安定状態になっているので、進み要素の折点周波数を小さく、または遅れ要素の折点周波数を大きくすることで不安定状態を回避できると考えられる。

さて、式(24)の分子および分母の折点周波数は、それぞれ位相が45°進む周波数、位相が90°遅れる周波数である。それぞれを f_1 、 f_2 と置けば、

$$f_1 = \frac{R_0}{2\pi L_0} \quad (25)$$

$$f_2 = \frac{1}{2\pi\sqrt{L_0 C_{dc}}} \quad (26)$$

と表すことができる。式(25)、(26)より、位相遅れを改善するためには R_0 を小さくして進み要素の折点周波数(f_1)を小さくする、または C_{dc} を小さくして遅れ要素の折点周波数を大きくする方法が考えられる。実際に表 4.5 の R_0 と C_{dc} を用いた時、 R_0 を1/10倍にした時、 C_{dc} を1/10倍にした時、それぞれの出力インピーダンスに起因する項(G_1)のボード線図は図 4.17 のようになる。図 4.17 の結果をみると進み要素および遅れ要素の折点周波数を調整することで位相特性を調整できることが分かる。元の条件では発振が起こる1 kHz付近で位相が-30°程度となっていたが、 R_0 、 C_{dc} の値を変更することで位相を+40°、0°と改善できている。主回路の条件によってこれらの値の取り得る値は制限されるが、ここで述べるように適切な値に設計することができれば、ANCの発振現象を回避することができると考えられる。




図 4.16 出力インピーダンスに起因する項のボード線図




図 4.17 出力インピーダンスに起因する項のボード線図 (R_o , C_{dc} 変更)

4.5.3 ANC に起因する項

式(27)に示される出力インピーダンスに起因する項について詳細を述べる。

$$G_2 = \frac{C_{ANC}(R_1 - R_2)s + 1}{R_1 C_{ANC}s + 1} \quad (27)$$

式(27)に表 4.5 の各素子の値を代入しボード線図をプロットすると、図 4.18 のような結果が得られた。図 4.18 を見ると発振が起こっている 1 kHz 付近の周波数で位相が -60° 以下となっている。したがって、ANC に起因する項も発振現象の 1 つの要因であると言わざるを得ない。式(27)を見ると ANC に起因する項は一次進み要素と一次遅れ要素の掛け合わせであり、4.5.1 と同様にそれぞれの要素の折点周波数を調整することで 1 kHz 付近の位相遅れを抑制できると考えられる。進み要素の折点周波数を f_3 、遅れ要素の折点周波数を f_4 とすれば、

$$f_3 = \frac{1}{2\pi C_{ANC}(R_1 - R_2)} \quad (28)$$

$$f_4 = \frac{1}{2\pi R_1 C_{ANC}} \quad (29)$$

と表すことができる。今、1 kHz 付近の周波数における遅れを改善するとすれば、遅れ要素の折点周波数を大きくするか、進み要素の周波数を小さくする必要がある。これは ANC に起因する項の位相特性が結局進み要素と遅れ要素の掛け合わせであるため、それぞれを個別に設計すればよい。

まず、遅れ要素の折点周波数 (f_4) について検討する。式(29)に示される f_4 は式(15)に示される ANC のハイパスフィルタのカットオフ周波数 (f_c) と一致している。したがって、 f_4 はカットオフ周波数の制限を受けるので、600 Hz 以上としなければならない。また、9 kHz で -20dB 以上の抑制効果を実現するためには、 f_4 の値は少なくとも目標周波数の 1/10 である 900 Hz 以下にしなければならない。したがって f_4 は、

$$600 \leq f_4 \leq 900 \quad (30)$$

の範囲に設計する必要がある。

次に進み要素について検討を行う。式(28)を見ると C_{ANC} と $(R_1 - R_2)$ の積で f_3 が決定されている。さて、 R_1 と R_2 は ANC の抑制量を決める際に重要な要素であり、9 kHz 以上の周波数帯で ANC の抑制量は以下のように近似できる。

$$20\log(1 - G_{\text{ANC}}) = 20\log\left(1 - \frac{R_2}{R_1 + \frac{1}{sC_{\text{ANC}}}}\right) \cong 20\log\left(1 - \frac{R_2}{R_1}\right) \quad (31)$$

式(31)を見ると R_2/R_1 の値が 1 に近いつまり、抵抗値の差分 ($R_1 - R_2$) が小さいほど抑制量が多くなると考えられる。ここで折点周波数の設計指針に戻って考えると、1 kHz 付近の位相遅れを改善するためには f_3 を小さくする必要がある。 f_3 を小さくするためには ($R_1 - R_2$) を大きくする必要があるが、それに伴って抑制量が減ってしまう問題が発生する。例えば、 R_1 , R_2 をともに 10 倍すると R_2/R_1 を変化させずに ($R_1 - R_2$) を大きくできるが、この時 f_4 の値は R_1 が 10 倍になることで $1/10$ になってしまう。そうすると f_4 の条件を満たすために C_{ANC} を $1/10$ 倍にする必要がある。そうすると結局 f_3 の値は最初の値に戻ってしまう。このように進み要素、遅れ要素は素子値によってそれぞれ連動して変化してしまうため、低周波成分の除去と抑制量の確保という制約条件がある以上は、ANC の素子値を調節することによる位相遅れの改善は困難であると考えられる。




図 4.18 ANC に起因する項のボード線図

4.5.4 LISN に起因する項

LISN に起因する項の伝達関数は以下のように表すことができる。

$$G_3 = \frac{\frac{1}{Z_{12}}s^2 + \frac{1}{2L_1}s + \frac{1}{Z_{12}C_1L_1}}{s^2 + \frac{2}{Z_{12}C_1}s} \quad (32)$$

式(32)に表 4.5 の各素子の値を代入してボード線図をプロットすると図 4.19 のようになる。図 4.19 を見ると 1 kHz 付近で位相が- 90°となっていることが確認できた。これは疑似電源回路網には電源からのノイズ成分を除去するために電源ラインに直列に大きなインダクタが挿入されている。このインダクタの影響により 1 kHz 付近で位相が大きく遅れていると考えられる。しかし、LISN の回路は規格で定められたものであり、変更することはできない。そこで本論文では LISN のインピーダンスの影響を受けないようなシステムを提案する。




図 4.19 LISN に起因する項のボード線図

4.6 入力電流のフィードバック補償

LISN の項による位相遅れを改善することによって、式(22)に示す一巡伝達関数の位相が -180° 以下となることを回避する。方法としては図 4.1 に示される I_{Zin} を検出し、その電流を電圧に変換する。その電圧を ANC の電圧注入トランスを介して印加することで電流補償を行う。その時のノイズ伝達のブロック線図は図 4.20 のようになる。 I_{Zin} にはノイズ電流と主回路電流の両方が流れているため、ハイパスフィルタを通してノイズ成分のみを抽出する。その後比例ゲイン F で定数倍したものを ANC の電圧注入用トランスを介して電源ラインに電圧を印加する。このフィードバック電流補償を加えることで I_{Zin} の遅れを解消できると考えられる。

図 4.20 のブロック線図から求めた一巡伝達関数は以下ようになる。

$$\frac{I_{Zin}}{I_{in}} = (1 - G_{ANC}) \times \frac{1}{sC_{dc} + \frac{1}{Z_{out}}} \times \frac{1}{F \cdot HPF + Z_{in}} \quad (33)$$

$$\frac{I_{Zin}}{I_{in}} = \frac{C_{nc}(R_1 - R_2)s + 1}{R_1 C_{nc}s + 1} \times \frac{L_o s + R_o}{C_{dc} L_o s^2 + C_{dc} R_o s + 1} \times \frac{\frac{1}{R} s^2 + \frac{1}{2L_l} s + \frac{1}{RC_l L_l}}{s^2 + \frac{2}{RC_l} s + F \cdot HPF \cdot \left(\frac{1}{R} s^2 + \frac{1}{2L_l} s + \frac{1}{RC_l L_l} \right)} \quad (34)$$

ハイパスフィルタ HPF の関数は、

$$HPF = \frac{R_{hpf}}{R_{hpf} + \frac{1}{sC_{hpf}}}, R_{hpf} = 10 \times 10^3, C_{hpf} = 26 \times 10^{-9} \quad (35)$$

となっており、カットオフ周波数は 612 Hz となっている。これは商用周波数成分を通過させないためである。

式(34)に各素子値を代入し、 F の値を 0, 10, 100, 1000 と変化させた時のボード線図をプロットした結果を図 4.21 に示す。図 4.21 の結果を見ると F の値を大きくすることによって位相遅れが改善されることが確認できる。 F を 50 以上の値に設定すると、ゲイン余裕は 40 dB 以上、位相余裕は 80° 以上となっており、安定な動作が可能であると考えられる。




図 4.20 電流フィードバック補償適用時のノイズ伝達ブロック線図




図 4.21 電流フィードバック補償適用時の一巡伝達関数のボード線図

4.6.1 シミュレーションによる安定性の確認

実際に電流フィードバック補償を付加した ANC を接続した降圧チョップ回路のディファレンシャルモード等価回路において、安定動作が可能かどうか、シミュレーションによる検討を行った。に示すシミュレーション回路においてシミュレーションを行い、 V_x の波形を確認する。に示す V_x の波形をみると、振動が現れていないことが確認できる。電流フィードバック補償機能を付加する前は、図 4.15 に示すように V_x の波形は 1 kHz 程度の周波数で振動していたが、電流フィードバック補償により振動は消えている。したがって電流フィードバック補償によって安定動作が実現できると考えられる。




図 4.22 電流フィードバック補償適用 ANC を接続した降圧チョップ回路のディファレンシャルモード等価回路のシミュレーション回路




図 4.23 電流フィードバック補償ありの時のシミュレーション結果 (V_x)

4.6.2 シミュレーションによる抑制効果の検討

ここまで、提案する ANC のノイズ抑制原理および安定動作のための提案について述べてきた。実際に電流フィードバック補償付き ANC を降圧チョップパ回路に接続した降圧チョップパ回路について、シミュレーションによる検討を行った。シミュレーションは図 4.24 に示す ANC 未接続時の降圧チョップパ回路と、図 4.25 に示す電流フィードバック補償付き ANC 接続時の降圧チョップパ回路で行い、両者の雑音端子電圧の計算結果を比較する。それぞれの条件における雑音端子電圧 Sym および Asym のシミュレーション結果を図 4.26、図 4.27 に示す。図 4.26 を見るとディファレンシャルモードノイズ (Sym) を 30 dB 程度抑制できている。その一方でコモンモードノイズに変化はなく、ANC を接続することによる意図しない共振などの問題は発生していない。これらの結果から、本論で提案するアクティブノイズキャンセラを接続することで、ディファレンシャルモードノイズの抑制が可能であると考えられる。




図 4.24 降圧チョップパ回路




図 4.25 電流フィードバック補償 ANC 適用時の降圧チョップパ回路




図 4.26 雑音端子電圧 Sym (シミュレーション結果)




図 4.27 雑音端子電圧 Asym (シミュレーション結果)

4.7 第4章のまとめ

第4章では本論で提案するアクティブノイズキャンセラ (ANC) について詳細を述べた。

まず ANC の回路構成について説明し、その抑制原理について説明した。提案する ANC は入力配線間に接続されることから、従来機器の回路やアプリケーションの制約を回避可能であることを示した。また、ANC はオペアンプを 1 つだけ用いた作動増幅回路を用いており、非常に簡易な回路でノイズの抑制が可能である。また、フィードフォワード制御を用いることで ANC の入出力ゲインを 1 に設定すればよいため、比較的安定な動作が可能である。また、ゲインを 1 付近に設定することで、制御エラー等が発生した場合にも大電流が流れるなどのリスクが小さいことも利点であった。さらに、本論で提案する ANC は直列入力型を採用しているが、低周波数帯域を抑制対象としないことで、電圧注入用のリアクトルの磁気飽和を抑制し、小型化の可能性を示した。

次に ANC を降圧チョッパ回路に接続したときのノイズの伝達特性について検討を行った。伝達関数を用いた検討を行い、特に一巡伝達関数を用いた検討で ANC の不安定動作に関する考察を行った。さらに、不安定動作を回避する方法について検討し、電流フィードバック制御を行うことで安定度の改善を行った。実際にこの方法を適用した ANC を降圧チョッパに接続しシミュレーションを行った。電流フィードバック制御を行うことで ANC の不安定動作が回避され、さらに雑音端子電圧を -30 dB 程度抑制可能であることを示した。

第5章 アクティブノイズキャンセラの実験

5.1 アクティブノイズキャンセラ動作実験

実際にアクティブノイズキャンセラ(ANC)を製作し動作実験を行ったので報告する。本章では、電流フィードバック補償を用いた ANC の製作が間に合わなかったため、抑制量を落とし、かつ、カットオフ周波数を下げた ANC 回路を製作し、実験を行った。

図 5.1 に示す ANC 回路を実際に製作し、動作実験を行った。各素子値は表 5.1 に示す値を用いている。この時の一巡伝達関数のボード線図はのようになっており、安定動作が可能となっている。抑制量を落とすことで ANC に起因する項の位相遅れのタイミングがずれる。それによって全体の位相遅れの最大値が -180° を超えないように調整している。

実験方法としては V_x に各周波数の正弦波を入力し、 V_{tr1} の出力を測定した。その後 V_x および V_{tr1} を式(36)に代入して G_{ANC} のゲイン特性をプロットし、それを理論計算により求めた結果と比較した。

$$G_{ANC} = \frac{R_2}{R_1 + \frac{1}{sC_{ANC}}} = \frac{V_{nc}}{V_x} \quad (36)$$

G_{ANC} の理論計算結果と測定結果を図 5.3 に示す。図 5.3 を見ると 150 kHz 以下の周波数帯では理論値と測定値はよく一致しているが、測定値に関して 150 kHz 以上の周波数帯でゲインが上昇してしまうことが確認された。これは、オペアンプの入力容量が関係していると考えられたため、帰還抵抗 R_2 に並列に 2 pF の入力容量補償用のキャパシタを接続し、再度測定を行った。その時の回路図を図 5.4 に示し、 G_{ANC} の測定結果を図 5.5 に示す。図 5.5 を見ると 150 kHz 以上の周波数帯におけるゲイン増加を解消することができている。すなわち 150 kHz 以下の周波数帯において任意のノイズ抑制が可能である。

一方、高周波数帯域でゲインが減少してしまっており、150 kHz 以上の周波数帯では十分なノイズを抑制できないと考えられる。しかし、入力容量の影響について詳細な検討を行い、補償キャパシタの値を適切に設計することで 150 kHz 以上の周波数帯でも抑制が可能になると考えている。

また、式(37)に G_{ANC} の測定値を代入すればノイズの抑制量が計算できる。

$$20 \log(1 - G_{\text{ANC}}) = 20 \log\left(1 - \frac{V_{\text{nc}}}{V_x}\right) \quad (37)$$

その結果をプロットすると図 5.6 のようになり，9 kHz～150 kHz の周波数帯域で -12 dB 程度の抑制が可能であると考えられる。




図 5.1 ANC 回路

表 5.1 素子値

$C_{\text{ANC1}}, C_{\text{ANC2}}$	100 nF
R_1, R_3	201.6 k Ω
R_2, R_4	152.5 k Ω




図 5.2 一巡伝達関数のボード線図




図 5.3 $20\log(G_{ANC})$ の理論計算結果と測定結果①




図 5.4 ANC 回路（入力容量補償キャパシタあり）




図 5.5 $20\log(G_{ANC})$ の理論計算結果と測定結果②




図 5.6 ノイズ抑制量: $20\log(1-G_{\text{ANC}})$

5.2 ANC 接続時の降圧チョップパ回路の雑音端子電圧測定

図 5.7 に示す回路において雑音端子電圧の測定を行った。降圧チョップパの動作条件を表 5.2 に示す。また、ANC の各素子の値は表 5.1 の値を用いた。実際の ANC 接続時の降圧チョップパ回路の写真を図 5.8 に示す。測定した雑音端子電圧の結果および、3.4 で示した ANC を接続していない状態の降圧チョップパ回路における雑音端子電圧の測定結果をまとめて図 5.9、図 5.10 に示す。図 5.9 を見ると 9 kHz～150 kHz のディファレンシャルモードノイズを- 12 dB 程度抑制できていることが分かる。これは、理論通りの結果であり、ANC は安定動作していると考えられる。一方で、150 kHz 以上の周波数に関しては抑制されておらず、今後は ANC 回路の入出力特性について詳細な検討を行い、改善する必要がある。また、図 5.10 を見ると、コモンモードノイズにはほとんど変化がなく、コモンモード共振等の悪影響も現れていないことが確認できる。したがって、本論文で提案するアクティブノイズキャンセラを使用することで 150 kHz 以下の周波数帯のディファレンシャルモードノイズを選択的に抑制できることが示された。

現状では、- 12 dB 程度の抑制にとどまっているが、今後電流フィードバック補償を用いた ANC 回路を使用すれば- 30 dB 程度の抑制が可能と考えている。同時に、オペアンプの入力容量などの実機検証の際に問題になる課題についても順に解決し、9 kHz 以上の広い周波数帯での- 30 dB 以上の抑制を目指す。




図 5.7 ANC 接続時の降圧チョップパ回路

表 5.2 降圧チョップパ動作条件

Input voltage	Input current	Switching frequency	Duty ration
100 V	0.7 A	25 kHz	50 %




図 5.8 ANC 接続時の降压チョッパ回路写真




図 5.9 ANC 接続時の雑音端子電圧 (Sym)




図 5.10 ANC 接続時の雑音端子電圧 (Asym)

5.3 第5章のまとめ

第5章では本論で提案するアクティブノイズキャンセラ回路を製作し、実機による抑制効果の検証を行った。

まず製作した ANC 回路の動作実験について述べた。実機においては必ずしも理想的な条件ではないため、ANC の入出力の関係が理論値と異なる問題が露見した。しかし、改良を加えることで少なくとも悪影響を与えることは回避することができた。

次に ANC 回路を降圧チョッパ回路に接続して実験を行った。実験では雑音端子電圧を測定し、ANC を接続していない降圧チョッパ回路の雑音端子電圧の測定結果と比較することで、抑制量の検討を行った。その結果、ディファレンシャルモードノイズに関しては 9 kHz～150 kHz の周波数帯で、理論通り -12 dB の抑制を達成した。また、この時、他の周波数帯域で共振などが発生し、ノイズが増加する等の問題は確認されていない。また、コモンモードノイズに変化はなく、コモンモード共振などの悪影響を与えないことが実証された。したがって、実験においても本論文で提案するアクティブノイズキャンセラがディファレンシャルモードのみを効果的に抑制可能であることが示された。

今後は電流フィードバック補償付き ANC を製作し、さらなる抑制を目指すとともに、受動フィルタを用いた場合と比較してどの程度体積・重量の抑制が可能か比較することが目標である。

第6章 総論

6.1 まとめ

本論文では 9 kHz～150 kHz の周波数帯域に対応したアクティブノイズキャンセラについて述べた。本研究で提案するアクティブノイズキャンセラは、新しく導入される機器だけでなく従来機器にも対応可能なシステム構成に特徴があり、今後導入が想定される新たな規制に対して、一つの解を提示している。

第2章では、伝導ノイズの発生原理およびその抑制手法について述べた。伝導ノイズはいくつかのタイプに大別され、それぞれについて個別に発生原理を説明した。抑制手法に関しては代表的な手法について、それぞれがどの種類のノイズに有効であることを示した。特にアクティブフィルタについては関連研究を示し、本研究との関連を述べた。

第3章では、パワエレ機器が発生する伝導ノイズについて述べた。代表的なパワーエレクトロニクス回路である降圧チョップ回路を対象に、伝導ノイズのシミュレーションおよび測定を行い、150 kHz 以下の伝導ノイズの特徴について説明した。その特徴から考えられる抑制する際の課題について検討した。

第4章では、本研究で提案する抑制手法について述べた。まず、システム全体の構成を説明し、その後降圧チョップ回路に接続したときの抑制効果や問題点の理論的な検証結果を示し、システム構成要素の設計指針を示した。ここでは対象とする伝導ノイズの伝達特性を考えることで、ノイズのふるまいを理解したうえで抑制効果の理論的な検証、安定性解析を行った。さらに、安定動作のために電流フィードバック補償機能を付加した ANC を提案し、同時に伝導ノイズをさらに抑制可能となることを示した。

第5章では、提案するアクティブノイズキャンセラの実験結果を述べた。まずはアクティブノイズキャンセラの動作実験の結果を示し、シミュレーションの結果と比較し、結果の妥当性を示した。その後、アクティブノイズキャンセラを接続した降圧チョップ回路において雑音端子電圧の測定を行い、その測定結果とアクティブノイズキャンセラを接続する前の雑音端子電圧とを比較した。その結果本論文で提案するアクティブノイズキャンセラを用いることで、ディファレンシャルモードノイズのみを選択的に -12 dB 抑制可能なことを示した。

6.2 今後の課題

今後の課題として以下の内容があげられる。

- ① 電流フィードバック補償付き ANC の実機検証
- ② パッシブフィルタとの体積・重量の比較
- ③ インバータ回路を対象とした ANC の抑制効果の検証
- ④ 対応可能な入力インピーダンス・出力インピーダンス範囲の決定

①については図 6.1 に示すような試作機を製作したが、降圧チョッパ回路に接続して実験を行ったところ、図 6.2 に示すように不安定動作を回避できなかった。波形は上から、ANC を構成するオペアンプの出力電圧 (ch1)、ANC を構成するオペアンプの出力電圧と電流フィードバック補償部を構成するオペアンプの出力電圧を足した電圧 (ch2)、主回路配線を通る電流 I_{Zin} (ch3)、電流検出回路の出力電圧 (ch4) を示す。それぞれの波形には低周波振動が確認された。これについては、回路に通る電流値が小さすぎるために電流検出がうまくできていないことが原因として考えられる。対策としては電流検出器を変更する、または、回路を通るノイズ電流が大きな場合を対象にする方法が考えられる。

次に、実際に同じ抑制効果を実現できるパッシブフィルタを製作し、ANC 回路と体積・重量の比較を行う予定である。また、本論文では降圧チョッパを対象として検討を行っていたが、インバータ回路においても同様に抑制が可能であることを実験検証により確認したいと考えている。また、入力インピーダンス・出力インピーダンスによって不安定動作が引き起こされることが示されたが、具体的にインピーダンスの値がどの範囲の場合に不安定となるのかを示す。これにより電流フィードバック補償がない ANC を適応可能なシステムを即座に判断することができるため、実用化の際に役立つと考えられる。




図 6.1 電流フィードバック補償付き ANC を接続した降圧チョップパ回路




図 6.2 電流フィードバック補償付き ANC を接続した降圧チョップパ回路の動作波形




図 6.3 電流フィードバック補償付き ANC を接続した降圧チョップパ回路の動作波形

参考文献

- [1] 独立行政法人 新エネルギー・産業技術開発機構 (NEDO) : 特集記事「次世代のパワーエレクトロニクスで省エネルギー社会を実現」
(http://www.nedo.go.jp/tokushu/interview48_1.html)
- [2] 国土交通省運輸安全委員会 : 「湘南モノレール株式会社江の島線西鎌倉駅構内鉄道物損事故」, 鉄道事故調査報告書, pp. 41-42 (2008)
- [3] 河北新報 : 「街路灯の LED が基準を超す電磁波 エコ商店街推進事業」
- [4] Niall Oswald, Philip Anthony, Neville McNeill, and Bernard H. Star :
“An Experimental Investigation of the Tradeoff between Switching Losses and EMI Generation With Hard-Switched All-Si, Si-SiC, and All-SiC Device Combinations”, *IEEE TRANSACTIONS ON POWER ELECTRONICS*, VOL. 29, NO. 5, pp.2393-2407(2014)
- [5] Gaku Yamamoto, Daisuke Gunji, Takehiro Imura and Hiroshi Fujimoto : “Research on Maximizing Power Transfer Efficiency of Wireless In-wheel Moter by Primary and Load-Side Voltage Control”, 電気学会論文誌 D (産業応用部門誌) , Vol.136, No.2 pp.118-125 (2016)
- [6] Toshiyuki Hiramatu, Xiaoliang Huang and Masaki Kato : “Independent Control of Maximum Transmission Efficiency by the Transmitter Side and Power by the Receiver Side for Wireless Power Transfer”, 電気学会論文誌 D (産業応用部門誌) , Vol.135, No.8 pp.847-854 (2015)
- [7] Masataka Minami and Takashi Hikiyara : “Tracking and Linkage Control Methods of Distributed Generation Based on Passivity Characteristics: Tolerance to Voltage Sag”, 電気学会論文誌 (産業応用部門誌) , Vol.133 No.7 pp.685-691 (2013)
- [8] 環境省 : 「平成 26 年度 2050 年再生可能エネルギー等分散型エネルギー普及可能性検証検討委託業務報告書」
- [9] 玉手道雄, 佐々木達見子, 鳥羽章夫, 「半導体電力変換装置に接続した EMI フィルタの減衰特性評価」, 電気学会論文誌 D, Vol.131, NO.3, pp.727-735(2011)
- [10] B. Revol, J. Roudet, J.L. Schanen, P. Loizelet, “Fast EMI Prediction method for three phase inverter based on Laplace Transforms”, *Proceedings of 34th IEEE Annual Power*

- Electron Specialists Conference*, pp.1133–1138(2003)
- [11] 佐藤正一，道木慎二，石田宗秋，「PWM インバータ駆動永久磁石同期電動機の高周波等価回路」，電気学会論文誌 D， Vol.124, No.5, pp.464-470 (2004)
- [12] A. Mishima, “Switching analysis methods using Power Device Models and Magnetic Field Coupling System”, *IPEC-Nigata*, pp.2063-2068 (2005)
- [13] J. Lai, X. Huang, E. pepa, S. Chen, T.W.Nehl, “Inverter EMI Modeling and Simulation Methodologies”, *IEEE TransactionsonIndustrialElectronics*, vol.53, No.3, pp.736-744 (2006)
- [14] 玉手道雄，佐々木達見子，鳥羽章夫，「インバータにおける雑音端子電圧のシミュレーションによる定量推定法」，電気学会論文誌 D， Vol.128, No.3, pp.193-200 (2008)
- [15] 前川佐理，津田純一，葛巻淳彦，松本脩平，餅川宏，久保田寿夫，「インバータの EMI 解析におけるモデル再現性と解析制度の定量的分析」，H25電気学会産業応用部門大会， No.1, pp.191-196(2013)
- [16] 前川佐理，津田純一，葛巻淳彦，松本脩平，餅川宏，久保田寿夫，「高精度パワーデバイスモデルによる SiC インバータの EMI 解析」，電気学会論文誌 D， Vol. 134, No.4, pp.461-467(2014)
- [17] 小笠原悟司，藤田英明，赤木泰文：「電圧形 PWM インバータが発生する高周波漏れ電流のモデリングと理論解析」，電気学会論文誌 D， Vol. 115, No.1, pp.77-83(1995)
- [18] TDK lambda：「技術解説資料 EMCとノイズ規制」
(www.tdk-lambda.co.jp/products/sps/catalog/jp/10-28_nf_tec.pdf)
- [19] 村田製作所：「ノイズ対策の基礎【第 6 回】 コモンモードチョークコイル」
(http://www.murata.co.jp/products/emicon_fun/2011/09/emc14.html)
- [20] H. Hasegawa, T. Doumoto, and H. Akagi: “A Three-phase Voltage-Source PWM Inverter System Characterized by Sinusoidal Output Voltage with Neither Common-mode Voltage nor Normal-mode Voltage - Design and Performance of a Passive EMI Filter -”, T. IEE Japan, Vol. 122-D, No. 8, pp. 845-852 (2002)
- [21] F. Z. Peng, Masakazu Kohata, Hirofumi Akagi: “Compensation Characteristics of Shunt Active and Series Active Power Filters”, T. IEE Japan, Vol. 113-D, No. 1, pp. 33-40 (1993)

- [22] Jo Kamada, Hirohito Funato and Satoshi Ogasawara : " Proposal of Switching Power Amplifier Using Small Capacity Linear Amplifier and LC Filter", IEEJ Transactions on Industry Applications, Vol.127, No.5 P 457-464 (2007)
- [23] 彭 方正, 赤木泰文, 難波江章 : 「新しい原理に基づく高調波抑制装置—直列形アクティブフィルタと LC フィルタの併用システム—」, 電気学会論文誌 D , Vol. 109, No.12, pp.897-904(1989)
- [24] 小笠原悟司, 綾野秀樹, 赤木泰文, 「電圧形 PWM インバータが発生する共通モード電圧のアクティブキャンセレーション」, 電気学会論文誌 D, Vol.117, NO.5, pp.565-571(1997)
- [25] J. Schmenger, R. Kramer and M. März: "Active hybrid common mode filter for a highly integrated on-board charger for automotive applications", Power Electronics Conference and 1st Southern Power Electronics Conference (COBEP/SPEC), 2015 IEEE 13th Brazilian, 978-1-4799-8779-5
- [26] Ruoyu Hou, Ali Emadi: "Applied Integrated Active Filter Auxiliary Power Module for Electrified Vehicles With Single-Phase Onboard Chargers", IEEE Transactions on Power Electronics, Vol.32, Issue.3, pp.1860 – 1871 (2017)
- [27] B. Singh; K. Al-Haddad; A. Chandra: "New trends in active filters for power conditioning", IEEE Transactions on Industry Applications, Vol.32, Issue.6, pp1312-1322 (1996)
- [28] 富士電機株式会社 : 「IGBT モジュールの EMC 設計」
- [29] 井渕貴章 : 「電力変換回路におけるスイッチングノイズ源のモデル化に向けた考察」
http://www.osaka-u.info/pdf/2013/04/top_article_3.pdf
- [30] Kuk-Hee Lee, Byeong-Geuk Kang, Se-Kyo Chung: " Characteristics of Active EMI Filter for Power Converter" , S2PC, pp.156-157(2015)
- [31] Satoshi Azuma and Masahiro Kimata : "Reduction of Normal and Common Mode Conducted EMI Noise with Active Noise Filter", IEEJ Transactions on Industry Applications, Vol.124, No.9 P 893-900 (2004)

発表論文

1. 丸山貴靖, 清水敏久, 「電力変換回路における伝導ノイズの分析」, 平成 27 年電気学会産業応用部門大会, 1-110 (2015 年 9 月)
2. 丸山貴靖, 清水敏久, 「9kHz~150kHz のディファレンシャルモードノイズを対象としたアクティブノイズキャンセラ」, 電力技術/電力系統技術/半導体電力変換合同研究会, PE-16-034, PSE-16054, SPC-16-073 (2016 年 3 月)

謝辞

本研究を進めるにあたり多大なるご指導を賜りました首都大学東京理工学研究科電気電子工学専攻、清水敏久教授に心より感謝いたします。清水教授にはご多忙の中、研究に関することをはじめ、論文の書き方や発表の仕方等多くのことを指導していただきました。研究打ち合わせの際には、報告資料の作り方や報告の仕方等についても、時には厳しく指導していただき、研究者として、延いては今後社会に出ていく一人の人間として大いに成長できたと感じています。

首都大学東京理工学研究科電気電子工学専攻、和田圭二准教授に深く感謝申し上げます。和田准教授には研究や研究生活全般について指導していただきました。また、研究室生活における様々なことでも手厚くサポートしていただき、素晴らしい研究生活を送ることができました。有り難うございます。

また、共同研究をさせていただいた富士電機株式会社、玉手道雄様にも心より感謝申し上げます。玉手様には研究に関して技術的な面で手厚くサポートしていただきました。また、本研究室の OB として時には厳しいご指摘をいただき人間的にも成長することができました。

最後に、研究室で多くの時間をともにした同期、後輩、先輩、RA の方々に心より感謝を申し上げます。

2017 年 2 月